Arhitectura Calculatoarelor

an universitar 2016-2017

Situatia activitatii practice la laborator este disponibila aici.

Introducere.
Design combinational utilizand Verilog.
Utilizarea lui always si initial. Scrierea fisierelor test bench.
Proiectarea ierarhica in Verilog. Simularea Verilog utilizand Icarus Verilog. Probleme propuse pentru laboratorul 5
Pila de registre. Laboratory 6 problems
Calea de date a modulului de preprocesare a intrarii pentru o aplicatie criptografica.
Unitatea de control a modulului de preprocesare a intrarii pentru o aplicatie criptografica.
Planificatorul de mesaje pentru o aplicatie criptografica.
Codificarea One Hot pentru FSM-uri. Simularea Verilog utilizand mediul Modelsim Altera Starter Edition
Metoda CORDIC.
Arhitectura unui dispozitiv CORDIC.

Flavius Opritoiu
Last edited: Sunday, 25 September, 2016