Arhitectura Calculatoarelor

an universitar 2017-2018

Situatia finala la activitatea practica la laborator este disponibila aici.

Exercitii aditionale sunt disponibile aici.

Introducere.
Modelarea circuitelor combinationale utilizand limbaje de descriere hardware.
Utilizarea procedurilor structurate pentru descrierea structurilor secventiale sincrone. Proiectarea unei arhitecturi ierarhice utilizand limbaje de descriere hardware.
Scrierea fisierelor testbench. Simularea Verilog utilizand mediul Modelsim Altera Starter Edition
Proiectarea modulelor parametrizate utilizand limbajul Verilog.
Facilitati ale limbajelor de descriere hardware pentru construirea instantelor multiple.
Interfatarea componentelor digitale pentru transfer de date.
Structuri iterative pentru insumare.
Codificarea One Hot pentru implementarea FSM-urilor.
Architecturi de detectie a erorilor.
Metoda CORDIC.
Proiectarea arhitecturii unei unitati CORDIC.

Materialele pentru activitatea practica de laborator, anul universitar 2016-2017.

Flavius Opritoiu
Last edited: Monday, 26 September, 2017